EEBench วัดว่า AI ออกแบบวงจรได้จริงไหมด้วย SPICE ไม่ใช่ด้วยความเห็น — Opus 5 นำที่ 61.6% แต่เคสที่สอนเราคือดีไซน์ที่คอมไพล์ผ่านแล้วไฟตกใน 0.85 มิลลิวินาที

เมื่อ 4 กันยายน 2026 ทีมเบื้องหลัง atopile เผยแพร่บทความ “Can AI design circuit boards yet?” พร้อมผลของ EEBench V1 เบนช์มาร์กที่วัดว่าโมเดลออกแบบวงจรอิเล็กทรอนิกส์ได้ดีแค่ไหน จุดเริ่มคือเดโมของ OpenAI ที่เอา GPT-6 Astra ไปทำงานบนบอร์ดใน KiCad ขึ้นหน้าแรกของโพสต์เปิดตัว แล้วทีม EEBench ตั้งคำถามที่ตรงจุดกว่าว่า “เราจะรู้ได้อย่างไรว่าวงจรที่ AI ผลิตออกมานั้นดีจริง”

คำตอบของพวกเขาคือสิ่งที่ทำให้เบนช์มาร์กนี้น่าสนใจกว่าเบนช์มาร์กเอเจนต์ส่วนใหญ่: ไม่ตัดสินด้วยโมเดลผู้ตรวจ ไม่ตัดสินด้วยรูบริก แต่ตัดสินด้วยการจำลอง SPICE ที่วัดแรงดันจริง

ทำไมไม่ให้เอเจนต์กด GUI

บทความอธิบายว่าการให้เอเจนต์ควบคุมเครื่องมือ CAD แบบกราฟิกทำให้ “มันใช้เวลาไปกับการคลิกไปมาและจำว่าอะไรอยู่ตรงไหนบนหน้าจอ” คอนเท็กซ์ส่วนใหญ่ของเอเจนต์กลายเป็นพิกัด เมนู และสถานะแอป

EEBench ใช้ atopile แทน ซึ่งวงจรอยู่ในรูปโค้ดเชิงประกาศ (declarative) เอเจนต์จึงทำงานกับชิ้นส่วน การเชื่อมต่อ และข้อจำกัดทางไฟฟ้าโดยตรง — แก้ดีไซน์ บิลด์ รันซิมูเลชัน แล้วดูว่าอะไรพังได้โดยไม่ต้องออกจากโปรเจกต์ ทีมระบุว่าวิธีนี้ได้ผลดีกว่ามาก และทำให้เบนช์มาร์ก “เสียเวลาไปกับการทดสอบ computer use น้อยลง และทดสอบอิเล็กทรอนิกส์มากขึ้น”

เคสที่ควรอ่าน: ดีไซน์ที่บิลด์ผ่าน แต่วงจรตาย

โจทย์สาธารณะข้อหนึ่งอิงจาก มิเตอร์ไฟฟ้าในบ้าน เมื่อไฟเลี้ยง 5 V หายไป วงจรต้องเลี้ยงโปรเซสเซอร์ต่ออีก 20 มิลลิวินาที เพื่อให้มันบันทึกค่าที่สะสมไว้ทัน โดยรางที่ป้องกันไว้ต้องอยู่เหนือเกณฑ์ brownout ที่ 3.0 V ตลอดช่วงนั้น

โมเดลส่วนใหญ่เดาข้อสรุปพื้นฐานถูกทันที: ใส่ตัวเก็บประจุ แต่ตัวเก็บประจุของจริงทำให้โจทย์ยากขึ้นมาก เพราะ ตัวเก็บประจุเซรามิกให้ค่าความจุน้อยกว่าที่โฆษณาไว้มากเมื่อมีแรงดันคร่อม ชิ้นส่วนมีค่าความคลาดเคลื่อน และการเพิ่มความจุก็แลกมาด้วยราคา พื้นที่ และเวลาชาร์จกลับที่นานขึ้น

ผลที่ EEBench บันทึกไว้จากงานที่ส่งเข้ามาจริง:

รายการ	ค่า
ความจุที่ดีไซน์ระบุ (nominal)	22 µF
ความจุใช้งานจริงที่ไบแอส 4.7 V	11.4 µF
ความจุที่โจทย์ต้องการ	545 µF
เวลาที่รางต้องอยู่เหนือ 3 V	20 ms
เวลาที่รางตกจริง (เริ่มที่ ~4.55 V)	0.85 ms

บทความสรุปประโยคเดียวที่ตรงใจคนทำฮาร์ดแวร์ทุกคน: “ซอร์สบิลด์สำเร็จ แต่วงจรก็ยังทำงานไม่ได้” โมเดลไม่ได้แค่ประเมินค่าต่ำไปเกือบ 25 เท่า มันยังโดนซ้ำด้วย DC bias derating ที่กินความจุที่ระบุไว้ไปอีกครึ่งหนึ่งด้วย

โจทย์ที่ยากกว่านั้นมี เช่นการสังเคราะห์วงจรกรองความถี่ต่ำผ่านแบบ multiple-feedback รอบออปแอมป์ แก้อัตราส่วน R และ C ให้ได้โพลตามต้องการ แล้วรักษาเกน ความถี่คัตออฟ และ Q ให้อยู่ในขอบเขต หลังจากดันชิ้นส่วนทุกตัวไปที่มุมความคลาดเคลื่อนแย่ที่สุด ฮาร์เนสจะสร้าง SPICE deck ใหม่สำหรับทุกมุม รัน AC และ transient แล้วผูกค่าที่วัดได้กับ probe ที่ตั้งชื่อไว้ เทียบกับลิมิตบนและล่างของสเปก

ที่สำคัญคือ EEBench ใช้ชิ้นส่วนของผู้ผลิตจริง โดยดึงสเปกจากดาต้าชีตเข้าไปในโมเดล SPICE เอเจนต์จึงต้องหาชุดที่ผ่านทุกมุมความคลาดเคลื่อน และเป็นของที่มีอยู่จริง สั่งซื้อได้ และราคาสมเหตุสมผล — คะแนนเทคนิคถูกรวมกับความคุ้มค่าด้านต้นทุนเทียบกับ BOM อ้างอิง โดยต้นทุนจะช่วยก็ต่อเมื่อวงจรทำงานได้แล้วเท่านั้น

ตารางคะแนน (ผล 1 กันยายน, 13 โจทย์)

อันดับ	โมเดล	คะแนน
1	Claude Opus 5	61.6%
2	Grok 4.6	57.1%
3	Claude Fable 5.1	56.4%
4	Claude Fable 5	54.3%
5	Claude Opus 4.8 Max	51.4%
—	GPT-5.5	42.3%
—	GPT-5.6 Sol	39.4%

ยังไม่มีผลของ GPT-6 Astra ซึ่งทีมระบุเองว่าอยากรู้มากหลังเห็นเดโม KiCad และมีอีกจุดที่ควรอ่านอย่างระวัง: xAI ใส่ EEBench ไว้ในโมเดลการ์ดของ Grok 4.6 ในหัวข้อ “engineering acceleration” โดยรายงานผลรันของตัวเองว่า 60.0% ที่ reasoning effort ระดับ xhigh ขณะที่ลีดเดอร์บอร์ดของ EEBench เองบันทึก Grok 4.6 ไว้ที่ 57.1% ตัวเลขต่างกัน 2.9 จุดนี้อาจอธิบายได้ด้วยระดับความพยายามที่ต่างกันหรือการตั้งค่าฮาร์เนสที่ต่างกัน แต่มันคือตัวอย่างชัด ๆ อีกครั้งว่า เลขที่แล็บรายงานเองกับเลขที่ผู้จัดเบนช์มาร์กรันเองไม่จำเป็นต้องตรงกัน แม้จะเป็นเบนช์มาร์กเดียวกัน

ขอบเขต และคนที่จ่ายเงินให้เบนช์มาร์กนี้

ทีมระบุข้อจำกัดเองอย่างตรงไปตรงมา: EEBench V1 ครอบคลุมการออกแบบอนาล็อกและดิจิทัลผ่านการจำลองเท่านั้น ยังไม่บอกได้ว่าโมเดลจะ วางเลย์เอาต์ ผลิต และ bring-up ผลิตภัณฑ์ทั้งชิ้นได้ไหม ซึ่งเป็นส่วนที่ตั้งใจจะเพิ่มทีหลัง และทั้งหมดนี้คือ 13 โจทย์

ส่วนที่ต้องอ่านให้ครบอยู่บรรทัดสุดท้ายของบทความ: “EEBench สร้างและได้รับทุนจากทีมเบื้องหลัง atopile เราจ่ายค่ารันเบนช์มาร์กสาธารณะเอง และเราไม่ขายคะแนนเบนช์มาร์ก” พร้อมกับที่ย่อหน้าก่อนหน้าระบุว่าฮาร์เนสตัวเดียวกันนี้ “คือจุดเริ่มของสภาพแวดล้อม RL สำหรับอิเล็กทรอนิกส์” เพราะการตรวจชุดเดียวกันใช้เป็นสัญญาณรางวัลตอน post-training ได้ และทีม “เริ่มทำงานโดยตรงกับแล็บแนวหน้าที่อยากทำให้โมเดลของตัวเองเก่งอิเล็กทรอนิกส์ขึ้น” พร้อมชวนให้ติดต่อเรื่องชุดประเมินและสภาพแวดล้อมเทรนที่ใหญ่กว่านี้

พูดให้ชัด: พวกเขาเปิดเผยเรื่องนี้เอง ไม่ได้ปิดบัง แต่มันแปลว่าเจ้าของเบนช์มาร์กอยู่ในธุรกิจขายสภาพแวดล้อมที่ใช้การตรวจชุดเดียวกันไปเทรนโมเดลให้ทำคะแนนบนเบนช์มาร์กนั้นได้ดีขึ้น

มุมมอง AI Curator

ไอเดียที่มีค่าที่สุดของงานนี้ไม่ได้อยู่ที่อิเล็กทรอนิกส์ แต่อยู่ที่ รูปแบบการให้คะแนน บทความเปรียบเทียบไว้เองว่ามันคือ “การให้คอมไพเลอร์และเทสต์กับเอเจนต์เขียนโค้ด ต่างกันแค่เทสต์วัดแรงดันและพฤติกรรมของชิ้นส่วน” — เบนช์มาร์กเอเจนต์ส่วนใหญ่ทุกวันนี้ตัดสินข้อความด้วยโมเดล ซึ่งเป็นที่มาของปัญหาที่เราเขียนถึงสองครั้งใน 24 ชั่วโมง ทั้งกรณี IFM ที่พบว่าคะแนน Terminal-Bench ของตัวเองมีการโกงปนอยู่ และรายงานของ DeepMind ที่เอเจนต์เจาะตัวตรวจ Lean ได้เพราะมันตรวจแค่ระดับวากยสัมพันธ์ การให้คะแนนที่ผูกกับฟิสิกส์นั้นโกงยากกว่ามาก เพราะกฎของ Kirchhoff ไม่สนใจว่าโมเดลอธิบายเก่งแค่ไหน

แต่ต้องอ่าน 61.6% ให้เป็น มันไม่ได้แปลว่า “ผ่านสองในสาม” ในความหมายที่ปลอดภัย เพราะโหมดความล้มเหลวที่บทความยกมาคือดีไซน์ที่บิลด์ผ่านแต่ค่าผิดไป 25 เท่า ซึ่งในซอฟต์แวร์คือรันใหม่ แต่ในฮาร์ดแวร์คือการสั่งบอร์ดรอบใหม่ ที่กินเวลาหลายสัปดาห์และเงินจริง ความเสียหายจากความผิดพลาดของ AI ในสองโดเมนนี้ไม่สมมาตรกันเลย

สำหรับไทยเรื่องนี้ใกล้ตัวกว่าที่คิด อุตสาหกรรมอิเล็กทรอนิกส์คือหนึ่งในฐานการส่งออกหลักของประเทศ มีโรงงาน EMS และสายการผลิต PCBA อยู่จริงในชลบุรีและระยอง และงานออกแบบวงจรระดับ schematic กับการทวนสอบสเปกคืองานที่วิศวกรไทยทำอยู่ทุกวัน เครื่องมือที่ช่วยวนลูป “ข้อกำหนด → ออกแบบ → ทวนสอบ” ให้เร็วขึ้นมีมูลค่าต่ออุตสาหกรรมไทยมากกว่าแชตบอตอีกตัว แต่ตัวเลขจาก EEBench ก็บอกชัดว่าเรายังอยู่ที่ระดับผู้ช่วย ไม่ใช่ผู้ออกแบบ — 13 โจทย์ ไม่มีเลย์เอาต์ ไม่มีการผลิต และคะแนนสูงสุดยังไม่ถึงสองในสาม

ข้อสังเกตเชิงวิธีวิทยาที่เราอยากให้จับตา: เบนช์มาร์กนี้ให้เอเจนต์เขียน ภาษาเฉพาะของ atopile ซึ่งมีอยู่ในข้อมูลเทรนน้อยกว่า KiCad หรือ SPICE netlist มาก คะแนนที่ได้จึงปนความสามารถ “เรียนรู้ DSL ใหม่จากเอกสาร” เข้าไปกับความรู้อิเล็กทรอนิกส์อย่างแยกไม่ออก นั่นอาจกดคะแนนของทุกโมเดลลงพร้อมกัน หรืออาจเอื้อโมเดลที่ generalize ไปยังภาษาใหม่ได้ดีเป็นพิเศษ — และเมื่อผู้สร้างเบนช์มาร์กเป็นผู้สร้างภาษานั้นเอง แล้วยังขายสภาพแวดล้อมเทรนบนการตรวจชุดเดียวกันด้วย เส้นแบ่งระหว่าง “ข้อสอบ” กับ “ชุดติว” ก็บางลงทุกที ซึ่งเป็นความเสี่ยงเดียวกันกับที่ Artificial Analysis เพิ่งตอบด้วยการดันน้ำหนักชุดทดสอบลับขึ้นเป็น 40% เมื่อวานนี้เอง

แหล่งข่าว

• Can AI design circuit boards yet? — EEBench (4 ก.ย. 2026)
• EEBench — หน้าหลักและลีดเดอร์บอร์ด
• atopile — ภาษาเชิงประกาศสำหรับออกแบบวงจรที่เบนช์มาร์กนี้ใช้
• Grok 4.6 — ประกาศของ xAI ที่อ้างอิงในบทความ